锁相环技术原理及FPGA实现（第一章1.2）

4）嵌入式块 RAM（ BRAM）
????????大多数 FPGA 都具有内嵌的 BRAM， 这大大拓展了 FPGA 的应用范围和灵活性。 块 RAM
可被配置为单端口 RAM、双端口 RAM、地址存储器（ CAM），以及 FIFO 等常用存储结构。
CAM 存储器在其内部的每个存储单元中都有一个比较逻辑，写入 CAM 中的数据会和内部
的每一个数据进行比较，并返回与端口数据相同的所有数据的地址。除了块 RAM，还可以
将 FPGA 中的 LUT 灵活地配置成 RAM、 ROM 和 FIFO 等结构。在实际应用中，芯片内部
的 BRAM 数量也是选择芯片的一个重要因素。

????????对于一般的 FPGA 器件来讲，单片块 RAM 的容量为 18 kbit，即位宽为 18 bit、深度为
1 024。用户可以根据需要改变其位宽和深度，还可以将多片块 RAM 级联起来形成更大的
RAM，此时所配置的最大容量受限于芯片内的块 RAM 数量。

5）丰富的布线资源
????????布线资源连通 FPGA 内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱
动能力和传输速度。 FPGA 芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位
置的不同而划分为四类不同的类别：第一类是全局布线资源，用于芯片内部全局时钟和全
局复位/置位的布线；第二类是长线资源，用于完成芯片 Bank 间的高速信号和第二全局时钟
信号的布线；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类
是分布式的布线资源，用于专用时钟、复位等控制信号线。

????????在实际工程设计中，设计者不需要直接选择布线资源，布局布线器可自动根据输入逻
辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源
的使用方法和设计的结果有密切、直接的关系。

6）底层内嵌专用硬核
????????内嵌专用硬核是相对底层嵌入的软核而言的， FPGA 内部集成的处理能力强大的硬核
（ Hard Core），等效于 ASIC 电路。为了提高 FPGA 性能，芯片生产商在芯片内部集成了一
些专用的硬核。例如，为了提高 FPGA 的乘法速度，主流的 FPGA 中都集成了专用乘法器；
为了适应通信总线与接口标准，很多高端的 FPGA 内部都集成了串/并收发器（ SERDES），
可以达到数 10 Gbps 的收发速度。 Xilinx 公司的高端产品不仅集成了 PowerPC 系列 CPU，
还内嵌了 DSP Core 模块，其相应的系统级设计工具是 EDK 和 Platform Studio，并以此提出
了片上系统（ System on Chip）的概念。通过 PowerPC、 Miroblaze、 Picoblaze 等平台，能够
开发标准的 DSP 处理器及其相关应用。 Altera 的高端 FPGA 芯片中不仅集成了大量的硬件乘法器等 DSP 核、多个高速收发器模块、 PCIe 硬核模块，还集成了 ARM Cortex-A9 等具有
强大实时处理功能的嵌入式硬核，从而实现 SoC 的开发目的。

2． FPGA 的工作原理
????????众所周知，类似于 PROM、 EPROM、 EEPROM 可编程器件的可编程原理是通过加高压
或紫外线导致三极管或 MOS 管内部的载流子密度发生变化，来实现所谓的可编程的，但是
这些器件大多只能实现单次可编程，或者编程状态难以稳定。 FPGA 则不同，它采用了逻辑
单元阵列（ Logic Cell Array， LCA） 这样一个新概念，内部包括可配置逻辑模块（ Configurable
Logic Block， CLB）、输入/输出模块（ Input Output Block， IOB）和内部连线（ Interconnect）
三个部分。 FPGA 的可编程实际上改变了 CLB 和 IOB 的触发器状态，这样可以实现多次重
复的编程。由于 FPGA 需要被反复烧写，它实现组合逻辑的基本结构不可能像 ASIC 那样通
过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这
一要求，目前主流 FPGA 都采用了基于 SRAM 工艺的查找表结构，也有一些军品和宇航级
FPGA 采用 Flash 或者熔丝与反熔丝工艺的查找表结构。
????????根据数字电路的基本知识可以知道，对于一个 n 输入的逻辑运算，不论是与、或运算，
还是其他逻辑运算，最多只可能存在 种结果，所以如果事先将相应的结果存放于一个存
储单元， 就相当于实现了与非门电路的功能。 FPGA 的原理也是如此，它通过烧写程序文件
去配置查找表的内容，从而在相同电路结构的情况下实现了不同的逻辑功能。查找表简称
LUT， LUT 本质上就是一个 RAM。目前 FPGA 中多使用 4 输入的 LUT，所以每一个 LUT
可以看成一个有 4 位地址线的 RAM。当用户通过原理图或 HDL 语言描述了一个逻辑电路
以后， FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写
入 RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对
应的内容，然后输出即可。
????????从表 1-1 中可以看到， LUT 具有和逻辑电路相同的功能。实际上， LUT 具有更快的执
行速度和更大的规模。由于基于 LUT 的 FPGA 具有很高的集成度，其器件密度从数万门到
数千万门不等，可以完成极其复杂的时序逻辑与组合逻辑电路功能，所以适用于高速、高
密度的高端数字逻辑电路设计领域。

????????FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的，因此，工作时需要对片内
的 RAM 进行编程。用户可以根据不同的配置模式，采用不同的编程方式编程。加电时， FPGA
芯片将 EPROM 中的数据读入片内的 RAM 中，配置完成后 FPGA 进入工作状态。掉电后，
FPGA 恢复成白片，内部逻辑关系消失，因此 FPGA 能够反复使用。 FPGA 的编程无须专用
的 FPGA 编程器，只须通用的 EPROM、 PROM 编程器即可。 Actel、 QuickLogic 等公司还
提供反熔丝技术的 FPGA，具有抗辐射、耐高低温、低功耗和速度快等优点，在军品和航空
航天领域中应用较多，但这种 FPGA 不能重复擦写，开发初期比较麻烦，费用也比较昂贵。
3． IP 核的概念
????????IP（ Intelligent Property）核是指具有知识产权的集成电路模块或软件功能模块的总称，
是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的
半导体工艺中。到了 SoC 阶段， IP 核设计已成为 ASIC 电路设计公司和 FPGA 提供商的重
要任务，也是其实力的体现。对于 FPGA 开发软件，其提供的 IP 核越丰富，用户的设计就
越方便，其市场占有率就越高。目前， IP 核已经变成系统设计的基本单元，并作为独立设
计成果被交换、转让和销售。
????????根据 IP 核的提供方式，通常将其分为软核、固核和硬核这 3 类。从完成 IP 核所花费的
成本来讲，硬核的代价最大；从使用灵活性来讲，软核的可复用性最高。

1）软核（ Soft IP Core）
????????软核在电子设计自动化（ Electronic Design Automation， EDA）设计领域指的是综合之
前的寄存器传输级（ Register Transfer Level， RTL）模型。具体在 FPGA 设计中指的是对电
路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核是已通过功能仿真的功能模
块，需要经过综合和布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自主
配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计
风险。软核是 IP 核应用最广泛的形式。
2）固核（ Firm IP Core）
????????固核在 EDA 设计领域指的是带有平面规划信息的网表，具体在 FPGA 设计中可以看成
带有布局规划的软核，通常以 RTL 代码和对应工艺网表的混合形式提供。将 RTL 描述的标
准单元库进行综合优化设计，形成门级网表，再通过布局布线工具布线后即可使用。和软
核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是 IP 核的主流
形式之一。
3）硬核（ Hard IP Core）
????????硬核在 EDA 设计领域指经过验证的设计版图， 具体在 FPGA 设计中指布局和工艺固定、
经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系
统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权
的要求，不允许设计人员对其有任何改动。 IP 硬核的不许修改特点使其复用有一定的困难，
因此只能用于某些特定应用，使用范围较窄，但其性能优良、可靠性及稳定性高。

1.1.3 FPGA 在数字信号处理中的应用

????????现代数字信号处理技术的实现平台主要有 ASIC、 DSP、 CPU 及 FPGA 四种。随着半导
体芯片生产工艺的不断发展，四种平台的应用领域已越来越呈现相互融合的趋势，但因各
自的侧重点不同，依然有各自的优势及鲜明特点。关于对四者的性能、特点、应用领域等
方面的比较分析一直都是广大技术人员及专业杂志讨论的热点之一。相对而言， ASIC 只提
供可以接受的可编程性和集成水平，通常可为指定的功能提供最佳解决方案； DSP 可为涉
及复杂分析或决策分析的功能提供最佳可编程解决方案； CPU 则在需要嵌入操作系统、可
视化显示等领域得到广泛应用； FPGA 可为高度并行或涉及线性处理的高速信号处理功能提
供最佳的可编程解决方案。
????????任何信号处理器件性能的鉴定必须包括衡量该器件是否能在指定的时间内完成所需的
功能。考虑一个具有 16 个抽头的简单 FIR 滤波器，该滤波器要求在每次采样中完成 16 次
乘积和累加（ MAC）操作。德州仪器公司的 TMS320C6203 DSP 具有 300 MHz 的时钟频率，
在合理的优化设计中，每秒可完成 4 亿至 5 亿次 MAC 操作。这意味着 C6203 系列器件的
FIR 滤波具有最大为 3 100 万次每秒采样的输入速率。但在 FPGA 中，所有 16 次 MAC 操作
均可并行执行。对于 Xilinx 的 Virtex 器件， 16 位 MAC 操作大约需要配置 160 个结构可重
置的逻辑块（ CLB），因此 16 个并发 MAC 操作的设计实现将需要大约 2 560 个 CLB。
XCV300E 可轻松实现上述配置，并允许 FIR 滤波器工作在 1 亿个样本每秒的输入采样速
率下。

????????目前，无线通信技术的发展十分迅速，无线通信技术发展的理论基础之一是软件无线电
技术，而数字信号处理技术无疑是实现软件无线电技术的基础。无线通信一方面正向语音和
数据综合的方向发展；另一方面，在手持 PDA 产品中越来越多地需要综合移动技术。这一要
求对应用于无线通信中的 FPGA 芯片提出了严峻的挑战，其中最重要的三个方面是功耗、性
能和成本。为适应无线通信的发展需要， FPGA 系统芯片（ System on a Chip， SoC）的概念、
技术、芯片应运而生。利用系统芯片技术将尽可能多的功能集成在一片 FPGA 芯片上，使其
性能上具有速率高、功耗低的特点，不仅价格低廉，还可以降低复杂性，便于使用。
????????实际上， FPGA 器件的功能早已超越了传统意义上的胶合逻辑功能。随着各种技术的相
互融合，为了同时满足运算速度、复杂度，以及降低开发难度的需求，目前在数字信号处
理领域及嵌入式技术领域， FPGA 加 CPU 的配置模式已浮出水面，并逐渐成为标准的配置
模式。全球最大的两家 FPGA 厂商—Altera 和 Xilinx，均推出了各自的嵌入了 CPU 核的
FPGA 器件及开发软件。

1.2 Altera 器件简介

????????Altera 由 Robert Hartmann、 Michael Magranet、 Paul Newhagen 和 Jim Sansbury 于 1983
年创立，这些有远见的人们对当时的研究进行投资，认为半导体客户将从用户可编程标准产品中受益，逐步取代逻辑门阵列。为满足这些市场需求， Altera 的创始人发明了首款可编
程逻辑器件（ PLD） —EP300，开创了半导体业界全新的市场领域。这一灵活的新解决方
案在市场上打败了传统的标准产品，为 Altera 带来了半导体创新领先企业的盛誉。根据面
向电子设计的未来发展需求， Altera 可编程解决方案促进了产品的及时面市，相对于高成本、
高风险的 ASIC 开发，以及不灵活的专用标准产品（ Application Specific Standard Parts， ASSP）和数字信号处理器具有明显的优势。与以前的可编程逻辑产品相比， Altera 为更广阔的市场带来了更大的价值。
????????通过与代工线合作伙伴台积电（ TSMC）等业界一流的技术供应商保持长期稳固的合作
关系， Altera 确保了为客户及时交付高质量产品。采用来自业界最好的 EDA 供应商的工具，
Altera 进一步增强了自己的布局布线设计软件。在世界级分销网络的帮助下， Altera 为全球
客户提供服务。采用这一非常成功的商业模式， Altera 能够将精力集中在核心能力上：开发
并实现前沿的可编程技术，为客户提供最大价值。
????????Altera 公司产品种类众多，基本可以满足各种电子通信类产品的设计需求。随着新技术
的不断发展， Altera 器件的性能仍在不断提高。 Altera 的器件可分为高端 FPGA 器件（ Stratix
系列）、中端 FPGA 器件（ Arria 系列）、低成本 FPGA 器件（ Cyclone 系列）、低成本 CPLD
器件（ MAX 系列），以及 DC 电源芯片（ Enpirion 系列）和 FPGA 程序配置器件（ EPCS、
EPCQ 系列）。