hdlbits系列verilog解答（thermostat）-56

2023-12-17 21:50:17

文章目录

一、问题描述

本节我们写恒温器控制逻辑。恒温器通常用来在夏天控制制冷在冬天控制制热以达到环境恒温的目的。

恒温有两种模式，加热模式（mode=1）和制冷模式（mode=0）。在加热模式下，当气温太低时（too_cold=1），将加热器打开。在制冷模式下，当气温太高时（too_hot=1），将空调制冷器打开。上述两种情况下，同时将通风机打开以循环空气。另外用户还可以单独打开通风（fan_on=1)，即使加热和制冷都处于关闭状态。

尝试仅使用assign语句，将上述问题描述转化为一组逻辑电路。

二、verilog源码

module top_module (
    input too_cold,
    input too_hot,

文章来源:https://blog.csdn.net/zuoph/article/details/135049581
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。