FasterNet 与 RT-DTER 的 碰撞，打造 Faster-DTER 目标检测网络 | 《Run, Don’t Walk: Chasing Higher FLOPS for Faster 》

2023-12-13 05:47:12

本专栏内容均为博主独家全网首发，未经授权，任何形式的复制、转载、洗稿或传播行为均属违法侵权行为，一经发现将采取法律手段维护合法权益。我们对所有未经授权传播行为保留追究责任的权利。请尊重原创，支持创作者的努力，共同维护网络知识产权。

在这里插入图片描述

论文地址：https://export.arxiv.org/pdf/2303.03667v1.pdf

为了设计快速神经网络，许多工作都集中在减少浮点运算（FLOPs）的数量上。然而，作者观察到FLOPs的这种减少不一定会带来延迟的类似程度的减少。这主要源于每秒低浮点运算（FLOPS）效率低下。并且，如此低的FLOPS主要是由于运算符的频繁内存访问，尤其是深度卷积。因此，本文提出了一种新的partial convolution（PConv），通过同时减少冗余计算和内存访问可以更有效地提取空间特征。基于PConv进一步提出FasterNet，在广泛的设备上实现了比其他网络高得多的运行速度，而不影响各种视觉任务的准确性。同时，实现了令人印象深刻的83.5%的TOP-1精度，与Swin-B不相上下，同时GPU上的推理吞吐量提高了49%，CPU上的计算时间也节省了42%。

原理解析

文章来源:https://blog.csdn.net/weixin_43694096/article/details/133800894
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。