特权FPGA 学习笔记

2023-12-13 06:23:04
  • 存储器可用于异步时钟域的信号处理，双口RAM多用于交互式数据，FIFO多用于单向数据传输；
  • 以task的方式封装testbench子程序，以提高复用程度；
  • 模板中，vho是vhdl模板，veo是verilog模板；
  • run block automation，实际实例化相关的处理器模块
  • 生成bd output之后，再生成wrapper顶层文件，再export Hardware到SDK，打开SDK后就会有文件
  • mem_test是工程的包，mem_test_bsp是板级支持包，system_wrapper是初始化包。
  • 增加bd中的ip后，通过run automation，可以实现互联
  • 在bd中增加module后要更新wrapper
  • window-IO ports中用于查看引脚信息

文章来源:https://blog.csdn.net/weixin_37281967/article/details/134795938
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。