Cache写策略

2023-12-13 04:23:48

一. 写命中

$\quad$

写回法

在这里插入图片描述
被修改过的数据在被替换的时候会被写回主存, 而怎么知道这个Cache行被修改过, 我们添加了脏位, 脏位为1则需要替换, 缺点就是会导致Cache与主存的数据不能实时保持一致

$\quad$

全写法

在这里插入图片描述
不需要写回
$\quad$
为了避免频繁访问主存, 我们增加了写缓冲
$\quad$

在这里插入图片描述
SRAM是静态随机存储器, 速度很快
FIFO是先进先出

在这里插入图片描述
有了写缓冲, Cache和写缓冲可以同时工作, Cache一边工作, 写缓冲一边将被修改过的数据写回主存
使用写缓冲，CPU写的速度很快，若写操作不频繁，则效果很好。若写操作很频繁，可能会因为写缓冲饱和而发生阻塞

$\quad$
$\quad$

二. 写不命中

$\quad$

写分配法

在这里插入图片描述
$\quad$
$\quad$

非写分配法

在这里插入图片描述

只有CPU对Cache"读"未命中时才需要把数据从主存调入Cache

$\quad$
$\quad$

三. 多级Cache(了解即可)

$\quad$
在这里插入图片描述
L2存的是DRAM的一小部分数据的副本, L1存的是L2一小部分数据的副本, 所以是存在数据一致性问题的
$\quad$
$\quad$

在这里插入图片描述

$\quad$
$\quad$

王道考研计算机组成原理

文章来源:https://blog.csdn.net/qq_61866637/article/details/134957326
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若内容造成侵权/违法违规/事实不符，请联系我的编程经验分享网邮箱：veading@qq.com进行投诉反馈，一经查实，立即删除！

Cache写策略

目录

一. 写命中

二. 写不命中

三. 多级Cache(了解即可)