实验九 基于FPGA的计数译码显示电路设计

2023-12-30 18:24:40

基本任务一:利用FPGA硬件平台上的4位数码管做静态显示,用SW0-3输入BCD码,用SW4-7控制数码管位选
在这里插入图片描述
m100:
在这里插入图片描述
frediv:
在这里插入图片描述
decoder:
在这里插入图片描述

基本任务二:利用FPGA硬件平台上的4位数码管显示m10技术结果
扩展任务一:对7448译码的6和9进行补段
扩展任务二:用按键控制计数器从0-9计数,4位数码管显示技术结果。
在这里插入图片描述
cnt10:
在这里插入图片描述
decoder69:
在这里插入图片描述
key_bounce:
在这里插入图片描述
frediv:
在这里插入图片描述

基本任务三:利用FPGA硬件平台上的6位数码管显示模100计数结果。
在这里插入图片描述
cnt6:
在这里插入图片描述
m100:
在这里插入图片描述
frediv:
在这里插入图片描述
decoder——69:
在这里插入图片描述
m100_2output:
在这里插入图片描述
dig_select:
在这里插入图片描述
code_select:
在这里插入图片描述
display_m100:
在这里插入图片描述
cnt6_add
在这里插入图片描述

文章来源:https://blog.csdn.net/m0_73605862/article/details/135306785
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。