Triumphcore FPGA调测试记录

2024-01-10 13:01:22

FPGA采用Xilinx pynq Z2开发板。基于V2.5版本开发

  • 2024.1.7

复位状态导致取指时序错误

错误波形：
在这里插入图片描述
正确波形
在这里插入图片描述
问题代码：
在这里插入图片描述

  • 2024.1.9

clock_wizard设置输入时钟是输出时钟的2^n倍，输出时钟的占空比才是50%

即使clock_wizard设置占空比是50%，如果不是2^n倍，实际占空比也不会是50%，甚至也会影响其他信号的占空比。
在这里插入图片描述

  • 2024.1.10

复位信号赋值错误导致core2axi中状态机CS始终不变化

w_valid只拉高一个周期，拉了很多波形出来，本来以为是aw_ready_i的组合逻辑路径较长，FPGA综合时序的问题，结果发现aw_ready_i在和aw_ready同一cycle拉高，然后就想到状态机未跳转的问题，结果一来出来发现NS变化，CS不变，那就是时钟和复位的问题了，时钟不太可能有问题，那就是复位的问题，然后一看代码，傻眼了。。
在这里插入图片描述
欸，改吧改吧。

后来想，为啥软仿没查出来呢？
软仿复位信号是Z，没有下降沿触发，CS默认也是0。

文章来源:https://blog.csdn.net/qq_39815222/article/details/135498096
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。