verilog高级数字系统设计技术和实例分析（第七章）

时钟机制：

同步时钟：对于所有的触发器，时钟频率和相位都是相同的，用于单一芯片内部。

系统同步时钟：

是同步时钟（相同频率、相同相位）类似，但是系统时钟应用于多个芯片。同步时钟用于芯片内部，时钟通过时钟树提供给所有的触发器，时钟树的设计目的是确保之中分配网络的延时保持相同，从而向所有的触发器提供频率和相位相同的工作时钟。

源同步时钟：

应用于芯片间的通信，采用源同步通信时，两个芯片在传递数据的同时还传递该数据同步的时钟。

适用于短距离和并行数据传输。

嵌入式时钟：

嵌入式时钟用于两个设备之间的持续通信，时钟信息嵌入在数据之中。常见使用在pcie andSATA接口。适用于长距离和串行数据传输。接收端用锁相环和CDR(CLOCK DATA RECOVERY)恢复数据和时钟。（8b/10b 、64b/66b保持01的平衡，避免出现长串的0或者1）。

准同步时钟：

数据发送时钟和接收端的数据处理时钟非常独立，二者频率几乎相同，仅存在微小误差。

异步系统：

干扰会被逐级传递下去，在同步电路中，由于时钟的存在逻辑电路产生的干扰和毛刺会备用欧晓滤除。

时钟抖动：

时钟抖动是实际时钟边沿偏离理想时钟边沿的大小，不存在完美的上升和下降沿。当时钟存在抖动时，会对建立时间和保持时间的大小产生产生影响。

吞吐率：

数字电路单位时间内传输数据的量和单位时间完成的工作量。

增加吞吐率的方法：

1、更高的频率

2、更宽的数据通道

3、流水线结构

4、并行处理

5、无序执行（乱序执行）

6、高速缓存（cache）

7、预读取
8、多核

流控：
当系统中的不通透部分运算速度或者处理能力不同时，需要使用流控技术进行匹配。流控技术保证高速和低速电路之间数据的传递不发生错误。
?
?