【INTEL(ALTERA)】 quartus 使用F-Tile HDMI IP 编译时间长怎么办
2023-12-18 12:30:02
说明
由于采用固定速率链路 (FRL) 的 F-Tile HDMI 英特尔? FPGA IP设计示例中存在 SDC 问题,用于生成重新配置文件的 SDC 约束导致 fitter 阶段在编译期间花费更长的时间。
解决方法
对于英特尔? Quartus? Prime Pro Edition 软件版本 22.3,可提供修补程序来修复此问题。
通过以下链接下载并安装?0.45 补丁:
对于英特尔? Quartus? Prime Pro Edition 软件版本 22.4,可提供修补程序来修复此问题。
通过以下链接下载并安装?0.28 补丁:
从 英特尔? Quartus? Prime 专业版软件的 23.1 版开始,此问题已修复。
文章来源:https://blog.csdn.net/sqqwm/article/details/134996082
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。 如若内容造成侵权/违法违规/事实不符,请联系我的编程经验分享网邮箱:veading@qq.com进行投诉反馈,一经查实,立即删除!
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。 如若内容造成侵权/违法违规/事实不符,请联系我的编程经验分享网邮箱:veading@qq.com进行投诉反馈,一经查实,立即删除!