【INTEL（ALTERA）】 警告（332087）： 无法导出此时钟分配的主时钟怎么处理

说明

由于英特尔? Quartus? Prime 专业版软件 23.4 及更早版本存在一个问题，可能无法正确生成Intel Agilex? 5 LVDS SERDES IP 内?*c2p_fa_div_clk_**?时钟的静态时序约束。

当 Intel Agilex? 5 LVDS SERDES IP 在 RX DPA-FIFO 模式或 RX 软 CDR 模式下配置超过 4 个字节并实施关联的 TX 通道时，会出现此问题。

警告（332087）： 无法导出此时钟分配的主时钟。 时钟：*|核心|arch_inst|c2p_fa_div_clk_** 未创建。

解决方法

需要变通解决此问题。在 lvds_intel_lvds_core10_ph2_191_*.sdc 文件中，替换：

intel_lvds_create_generated_clock \
-source [intel_lvds_get_clock_source “$c 2p_fa_gen_clk”] \
-divide_by 2 \
-duty_cycle 50 -阶段 0 \
-name “${lvds_instance_name}|c2p_fa_div_clk_${byte}” -target “${c2p_fa_gen_clk}”

与
设置master_clock “”
set all_clocks [get_clocks -nowarn -of_objects [get_registers $c 2p_fa_gen_clk]]
foreach_in_collection clk $all_clocks {
设置clk_name [get_clock_info -名称$clk]
if {（[string first $lvds_instance_name $clk_name] ！= -1） && （[string first “fclk0” $clk_name] ！= -1）} {
设置 master_clock $clk_name
打破
}
}

intel_lvds_create_generated_clock \
-source [intel_lvds_get_clock_source “$c 2p_fa_gen_clk”] \
-divide_by 2 \
-duty_cycle 50 -阶段 0 \
-name “${lvds_instance_name}|c2p_fa_div_clk_${byte}” -target “${c2p_fa_gen_clk}” \
-master_clock $master_clock

此问题计划在 英特尔? Quartus? Prime 专业版软件的未来版本中修复。

12/21记录