Verilog学习 | 用initial语句写出固定的波形

2023-12-14 20:36:27

initial begin
	ia = 0;
	ib = 1;
	clk = 0;
	#10
    ia = 1;	
	#20
    ib = 0;
	#20
    ia = 0;
end

always #5 clk = ~clk;

或者

initial clk = 0;

initial begin
	ia = 0;
	#10
    ia = 1;	
	#40
    ia = 0;
end

initial begin
	ib = 1;
	#30 
    ib = 0;
end

always #5 clk = ~clk;

文章来源:https://blog.csdn.net/weixin_41004238/article/details/134864225
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。